在微控制器領域,Fremont Micro Devices 的 FT60F010A-URT 是一款備受關注的芯片。它以其高性能、低功耗和豐富的功能集,廣泛應用于各種嵌入式系統。本文將深入探討 FT60F010A-URT 的數字功能框圖、程序存儲器布局以及腳位圖,幫助開發者更好地理解和應用這款芯片。
FT60F010A-URT 的數字功能框圖是理解其內部架構和工作原理的關鍵。該芯片集成了多個功能模塊,包括定時器、看門狗定時器、數據 EEPROM、I/O 端口等。以下是其數字功能框圖的主要組成部分及其功能描述:
FT60F010A-URT 的程序存儲器布局如下表所示:
地址范圍 | 描述 |
---|---|
0x0000 - 0x03FF | 主程序存儲區 |
0x2000 - 0x201F | 配置信息和 ID 存儲區 |
地址寄存器為 13 位 (0x0000 ~ 0x1FFF),最多支持 8K 地址空間。程序存儲器一共 1Kx14b (0x0000 ~
0x03FF),加上額外 ID 和配置信息區,共 32x14b,它們由 FLASH 構成。一個 PAGE 是 16 個字,一共有 66個 PAGE。
其中 0~0x03FF 對主程序區訪問,其中未實現部分 0x400~0x1FFF 保留。ID 和配置信息區從 0x2000 開始,到 0x201F 結束。
主程序存儲區的地址范圍為 0x0000 到 0x03FF,總共 1Kx14b 的存儲空間。程序存儲器被劃分為 66 個頁面,每個頁面包含 16 個字。這種分頁存儲方式便于程序的組織和管理,同時也支持高效的程序執行。
配置信息和 ID 存儲區位于 0x2000 到 0x201F,用于存儲芯片的配置參數和唯一標識符。這些信息在芯片初始化時被加載,用于配置芯片的工作模式和參數。
FT60F010A-URT 提供了兩種封裝方式:SOT23-6 和 SOP-8。以下是這兩種封裝方式的腳位圖及其詳細描述:
管腳名 | 功能名 | 輸入信號類型 | 輸出信號類型 | 具體描述 | 上下拉 |
---|---|---|---|---|---|
PA0/ICSPCLK | I/O | ST | CMOS | 具有可編程上拉和電平變化中斷的I/O,Debug/燒錄模式串口clock信號 | 可配置上拉 |
PA1/ICSPDAT | I/O | ST | CMOS | 具有可編程上拉和電平變化中斷的I/O,Debug/燒錄模式串口data信號 | 可配置上拉 |
PA2/T0CKI/INT | I/O | ST | CMOS | 具有可編程上拉和電平變化中斷的I/O,Timer 0 源頭時鐘輸入,外部中斷輸入 | 可配置上拉 |
PA3/MCLRB | 輸入 | ST | - | 帶電平變化中斷的輸入,外部復位輸入 | 無內部上拉 |
PA4/CLKO | I/O | - | CMOS | 具有可編程上拉和電平變化中斷的I/O,測試時鐘輸出 | 可配置上拉 |
PA5 | I/O | ST | CMOS | 具有可編程上拉和電平變化中斷的I/O | 可配置上拉 |
管腳名 | 功能名 | 輸入信號類型 | 輸出信號類型 | 具體描述 | 上下拉 |
---|---|---|---|---|---|
VDD | 電源 | - | - | 電源正極 | - |
PA2/T0CKI/INT | I/O | ST | CMOS | 具有可編程上拉和電平變化中斷的I/O,Timer 0 源頭時鐘輸入,外部中斷輸入 | 可配置上拉 |
PA1/ICSPDAT | I/O | ST | CMOS | 具有可編程上拉和電平變化中斷的I/O,Debug/燒錄模式串口data信號 | 可配置上拉 |
PA0/ICSPCLK | I/O | ST | CMOS | 具有可編程上拉和電平變化中斷的I/O,Debug/燒錄模式串口clock信號 | 可配置上拉 |
PA3/MCLRB | 輸入 | ST | - | 帶電平變化中斷的輸入,外部復位輸入 | 無內部上拉 |
PA4/CLKO | I/O | - | CMOS | 具有可編程上拉和電平變化中斷的I/O,測試時鐘輸出 | 可配置上拉 |
PA5 | I/O | ST | CMOS | 具有可編程上拉和電平變化中斷的I/O | 可配置上拉 |
VSS | 地 | - | - | 電源負極 | - |